◆第20回多値論理とその応用研究会プログラム◆   


座長:
涌井 文雄(日本大)

日時:
平成19年1月6日(土) 13:00 〜17:20, 1月7日(日) 9:00〜12:00

会場:
宮崎大学総合研究棟プレゼンテーションルーム(2F)
〒889-2192 宮崎市学園木花台西1-1
(キャンパスは木花キャンパスです。清武キャンパスは医学部となっています。ご注意下さい。)

アクセスマップ:
  http://www.miyazaki-u.ac.jp/traffic/traffic.html
 (宮崎空港から来られる場合は、タクシーで来られた方が早いです。タクシー代は2000円程度と思われます。数名で相乗りすればよろしいかと思います。なお,バスは非常に遠回りで時間がかかります。電車も同様で木花駅から宮崎大学までかなりの距離があります。)

学内マップ:
  http://www.miyazaki-u.ac.jp/map/map-big/map-big1.html
  http://ei-www.hyogo-dai.ac.jp/~hozumi/jmvl/tech20/MAP.pdf

会場連絡先:
  淡野公一 宮崎大学工学部電気電子工学科
  〒889-2192 宮崎市学園木花台西1-1
  Tel & Fax: (0985)58-7406
  E-mail: tanno{at}cc.miyazaki-u.ac.jp

多値論理研究会のホームページ:
http://ei-www.hyogo-dai.ac.jp/~hozumi/jmvl/

講演プログラム:

 §1月6日(土)

13:00 - 13:05 開会の挨拶


1. 13:05 - 13:30 TMRロジックに基づく低消費電力FPGAの構成と評価
○渡邊康広, 羽生貴弘(東北大)

2. 13:30 - 13:55 セルラーニューラルネットワークのLSI化のための\低消費電力乗算器の設計
○田中寿(都城高専), 淡野公一, 吉冨裕, 村尾健次(宮崎大学), 石塚興彦(第一工業大学)

3. 13:55 - 14:20 電流モードMV-ORNSのLSI化に関する考察 −低消費電力化と高速化の検討−
○澤田良太, 淡野公一, 田村宏樹, 外山貴子(宮崎大学), 稲葉基(筑波技術大学), 石塚興彦(第一工業大学)

14:20 - 14:35 休憩


4. 14:35 - 15:00 CMOS多値SRAMセルの構成法に関する考察
○串間宗夫(宮崎工業高等学校), 淡野公一, 田村宏樹, 外山貴子, 山下崇(宮崎大学), 稲葉基(筑波技術大学), 石塚興彦(第一工業大学)

5. 15:00 - 15:25 3値アナログ/デジタル変換システムの基本検討
○田上知樹, 長谷宗彦, 小森俊之, 和保孝夫(上智大学)

6. 15:25 - 15:50 CMOSダブルポリシリコンプロセスによるアナログインバータとその応用回路の試作
○稲葉基(筑波技術大学)

15:50 - 16:05 休憩


7. 16:05 - 16:30 νMOSを用いたヒステリシャルしきいゲートについて
○仲程基経, 又吉元紀, 長田康敬(琉球大学)

8. 16:30 - 16:55 FG−MOSを用いた多値Dラッチの構成
○石丸佳和, 近藤弘康, 深井澄夫(佐賀大学), 石川洋平(有明高専)

9. 16:55 - 17:20 Flip-Flopを用いたしきい値制御回路とその応用
○橋本祐樹, 中村隆行, 涌井文雄(日本大)

 §1月7日(日)

10. 9:10 - 9:35 アレイプローブを用いた髄内釘横止め穴位置決定のためのファジィ超音波検査システム
○池田侑一郎, 小橋昌司, 近藤克哉, 畑豊(兵庫県立大学)

11. 9:35 - 10:00 k-NN法を用いた表面筋電位による指動作識別
○中村智史, 淡野公一, 田村宏樹, 外山貴子(宮崎大学), 石塚興彦(第一工業大学)

12. 10:00 - 10:25 遺伝子を評価するGAの逆位について
○能登善嗣, 片野剛, 植田佳典, 松本政之(東洋大学工学部)

10:25 - 10:40 休憩


13. 10:40 - 11:05 パルス論理とハード・ソフト複合体
○高橋一志, 荒井英彦, 工藤健慈, 佐藤李花, 関根優年(東京農工大学)

14. 11:05 - 11:30 2変数3値多重区間論理関数の必要十分条件
○高木昇(富山県立大学)

その他:
参加資格 特になし
参加申込 当日会場で受付
参加費  無料(資料代1,000 円を申し受けます)

主催:
ディペンダブルコンピューティング研究会

共催:
多値論理研究会

Copyright(C) Japan Research Group of Multiple-valued Logic